삼성, 30나노급 D램 개발…기술격차 더 벌렸다

<8뉴스>

<앵커>

삼성전자가 세계 최초로 30나노급 공정을 적용한 D램 개발에 성공했습니다. 월등한 기술력 차이는 물론이고 가격경쟁에서도 절대 우위를 차지하게 됐습니다.

강선우 기자입니다

<기자>

메모리 반도체는 동그란 웨이퍼 위에 그린 회로를 잘라서 만듭니다.

회로의 선이 가늘수록 동일한 웨이퍼안에 더 많은 회로를 심을 수가 있습니다.

삼성전자가 오늘(1일) 발표한 30나노급 2기가비트 DDR3 디램은 이 회로를 종전 방식보다 훨씬 축소시킨 공정을 거쳐 만든 제품입니다.

이에 따라 직전 40나노급보다 60%, 50나노급보다는 250%나 더 많은 칩을 생산할 수 있게 됐습니다.

삼성전자는 이 칩을 올 하반기부터 양산할 계획입니다.

[김창현/삼성전자 전무 : 안정적인 물량확보와 그 다음에 지속적인 가격감소를 통해서 고객에게 만족시킬 수 있는 그러한 여건을 만들 수 있겠습니다.]

전력 사용량도 크게 줄이게 됐습니다.

50나노급 디램 대신 30나노급 디램을 부착했을 경우 전력사용량이 30% 절감될 수 있다는 사실을 바로 알 수 있습니다.

삼성이 50나노급에서 40나노급을 개발하는데는 2년 4개월이 걸렸지만, 다시 30나노급을 개발하기까지는 불과 1년이 소요됐습니다.

[송종호/대우증권 IT 팀장 : 현재 경쟁사들의 경우에는 이제 50나노 혹은 40나노에 이제 진입을 시작하기 때문에 경쟁사들에 대비해서 1.5년 정도 저희가 앞선다라고 보고 있습니다.]

반도체 업계에서는 삼성전자의 이번 개발로 호황이 예상되는 올 상반기 메모리 시장에서 국내 업체들의 주도권이 보다 더 확고해질 것으로 내다봤습니다.

(영상취재 : 이병주, 영상편집 : 최혜영)